微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个关于时钟的问题

一个关于时钟的问题

时间:10-02 整理:3721RD 点击:
做FPGA不久,有些问题,搞不清楚,想请知道的人帮忙解答一下,谢谢了
问题是这样的,两个时钟,一个是好的,精确的,另外一个不清楚是不是好的时钟。请问如何利用好的时钟来检测另外的时钟的好坏。
假设精确的时钟是2m,另外一个大约16m。请问如何写检测的代码或者思路是怎么样的?谢谢了

用2M的做一个1S信号,   16M时钟在此信号期间计数  该数值就是你的时钟频率

帮顶,比较新奇的问题,也想知道

时钟好不好在于频率是否精确和稳定。
用好时钟对未知时钟的高低电平进行计数,从而判断频率是否准确和抖动是否过大。


用慢的时钟计数快的时钟,可以吗?
是不是可以把你的想法说的详细一点。谢谢!



    这个倒是可以计算出频率,但是如果时钟有相位的抖动,是否也可以检测出来?谢谢了

kong pa bu xing,ru guo fen pin , you shi qu zhun que xing le .

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top