请教两个DC编译的问题

1.选择sv进行编译，DC报告不识别“===”，语法错误，请问这是为什么啊
2.在设计中include一个defines.v，但在其中的变量定义在DC编译设计时，有的就可以，有的就报错，把报错的定义在defines.v中注释掉，重新写一遍就好了，不明白为什么
请大侠帮忙解惑

可能是格式不对的

嘿嘿！