DCM倍频与综合所得最高频率的关系

时间：10-02 整理：3721RD 点击：

在设计中用到一个DCM模块对输入时钟进行倍频，当倍频数为2倍时，设计综合所得的最高频率是45M；可是当倍频数变为4倍时，设计综合所得的最高频率下降到22M左右了，请高手们指点一下，为什么会出现这样的状况的?若是想增大倍频倍数时，设计综合的最高频率保持不变，有可能实现的吗?要是能实现，那该如何操作的?

上一篇：对于上升沿和下降沿的疑惑
下一篇：各种后缀名是干嘛的？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器