微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同步时钟和异步时钟的优缺点在哪里?

同步时钟和异步时钟的优缺点在哪里?

时间:10-02 整理:3721RD 点击:
同步时钟和异步时钟的优缺点在哪里?··

?我只听说过同步复位和异步复位的优缺点比较,小编的问题还没有见过啊

同楼上,小编是不是想问同步reset和异步reset的区别哦?

这两个没有可比性。而且应该是没的选择的。多数情况下,如果同步时钟可以解决的问题,用了异步时钟只会自找麻烦。

同意楼上,能用同步时钟电路的尽量用同步时钟,异步时钟要非常注意时序问题.

期待详细解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top