微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog中如何读取文本文件中的数据?

verilog中如何读取文本文件中的数据?

时间:10-02 整理:3721RD 点击:
verilog中如何读取文本文件中的十进制数据作为测试激励信号?所需数据较多,用verilog 语句生成太麻烦了,想直接从txt文件中读取,不知怎办?谢谢!

readmemb() 或者readmemh()
如果十进制考虑先转化成为二进制或者16进制

恩,正在考虑如何将十进制数转换为二或十六进制数并保存为文本文件

用脚本(比如pear)会比较方便些!

没有那么麻烦, $fscanf,$fread就可以了

$fread试过,报错,说是没有这个系统函数,不知楼上用的modelsim是哪个版本的?

readmemb()
读二进制的数据
可以试一下

确实是 用readmemb() 我用过

readmemb()

$fread 确实不是所有工具都认,但fscan是ieee标准,应该都认识的。呵呵。

是读.data文件吗

very good

readmemb或readmemh

可以使用perl先将十进制转为二进制,再进行$readmemb

同问 !不明白

推荐先将文本文件中的数据转换成二进制或者十六进制的形式,然后用Verilog中的系统调用$readmemb或者$readmemh来读取

文本文件中的数据是什么格式的?

综合用readmemb()
仿真用fscanf

大家都说verilog HDL语言比VHDL语言难学,为什么我反而觉得VHDL容易学呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top