请教关于quartus2的编译仿真的问题

时间：10-02 整理：3721RD 点击：

大侠们好啊，我是新手上路，请多多关照。我用的是quartusii 9.1（32bit）版本，但不知为什么编译仿真速度特别慢。和我用同样型号电脑同样版本quartus的同学的速度明显比我的快。我用megawizard plug-in试做了一个锁相环PLL，仿真结果倒是对的，但耗时近10分钟。是不是没有设置好啊?

上一篇：请教下边沿检测
下一篇：一个关于Clock Gating 的典型问题求助！

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器