• · 关于二维数组编译为什么会占用那么多逻辑单元11-26
• · sopc是什么 psoc呢？11-26
• · dcm没输出？11-26
• · 请教：FPGA板上的时钟如何选择11-26
• · SOC工作频率11-26
• · 关于电路和时序的先后？11-26
• · 谁能告诉我最新matlab与C++混编方式11-26
• · linux下如何用ISE调用modelsim synplify等工具11-26
• · modelsim 可以仿真带cpu的soc系统么？11-26
• · Synlify Premier 2009.06- SP1 的不理解 SystemVeirlog11-26
• · 一个输出管教始终没有数据11-26
• · 为什么形式验证失败11-26
• · modelsim如何记录所生成的波形的周期11-26
• · 请大侠帮忙看看：Quartus II编译时在Filter这一步的时候发生的错误11-26
• · 有关microblaze的gpio核的使用11-26
• · 编译时跳出错误窗口11-26
• · POF 文件的转换11-26
• · 哪裡verilog code有錯誤11-26
• · xilinx全局时钟的问题？11-26
• · 请教：在XILINX V5的XC5VLX50芯片中可以实现千兆网么？11-26
• · 请教关于vcs2009。12调用VirSim报错11-26
• · 求助：xilinx ise 10.1 无法产生测试基准波形文件11-26
• · 请教个Formality的问题11-26
• · vcs求助！11-26
• · altera中SOPC的一个问题11-26