微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于电路和时序的先后?

关于电路和时序的先后?

时间:10-02 整理:3721RD 点击:
我是刚刚接触pld的菜菜,在一篇文章上看到:"时序是设计出来的,写语言之前应该对时序很清楚"是不是语言是根据时序写出来的?
后来又看到"对用语言写出来的程序应该知道实现它的具体电路是什么样子"
现在很晕,不知道到底是根据什么来写一段程序?
一般(verilog)用行为描述方式写的程序怎么能知道它的具体电路呢?
或许我的问题很弱智,请各位不吝赐教

关于电路和时序的先后?
说得对.
其实,要有这么几样事情,才能开始写代码:
0。功能要求
1。电路框图
2。信号列表
3。波形图
4。状态机的泡泡图和状态列表
5。算法的伪码
6。模块的性能计算
7。面积、功率的初估
这些要写在一个设计文档中,全组开会讨论至少三次,才能开始动手写代码。写设计文档耗时2个月以上。
一般,写代码很快,1~2天就可以写好。

现在说感谢晚了么。呵呵,多谢

现汗一把
快6年了

我也汗一下,,daidai真给力呀。此时应是以设计高手了吧。

找不到一个方向啊

一个方向啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top