• · 关于例化Altera FIFO占用RAM资源的问题。11-26
• · 关于LED点阵的FPGA设计11-26
• · 求助,学习数字用verilog还是vhdl11-26
• · 誰有hardware clock verilog source code11-26
• · VNC求助11-26
• · Verilog中可以利用循环对数组中的每一个单元进行操作吗？11-26
• · 请推荐基本关于时序的书吧！11-26
• · 如何改善多级mux的timing？11-26
• · 做RFID芯片设计有前途吗？11-26
• · 学了FPGA，是否还有必要在掌握一个高级点的单片机11-26
• · spf怎么自动产生11-26
• · 两个全局时钟的处理方法11-26
• · 请教如何实现FPGA多个程序的切换11-26
• · 请问Nios II各个版本x.0和x.1是不是有根本的不同 请高手帮忙解惑11-26
• · HELP！求最大最小值11-26
• · quartus II软件生成的.pof文件下载问题11-26
• · 一致性比较死在90%的经验交流11-26
• · 我在用Quartus II 6.0的SOPC builder生成软核时出现下面错误 高手帮看看11-26
• · 看《中国高科技行业现状》帖的几点想法，提出来大家探讨11-26
• · FPGA综合时碰到DesignWare怎么办？11-26
• · DFT扫描链中端口scan_en可以复用么？11-26
• · 请教：DC可以用来做mbist么？！11-26
• · 关于Resolution Time（时间分辨率）的概念11-26
• · 请教glbl.v的作用11-26
• · 求助LVDS 转TTL 和TTL转LVDS Verilog 程序指导11-26