微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一致性比较死在90%的经验交流

一致性比较死在90%的经验交流

时间:10-02 整理:3721RD 点击:
使用过cadence的conformal LEC,经常可能运行到某个步骤99%的时候停在那里不动了。
也见到synopsys的formality使用者遇到过这样的问题
我认为这通常由于比较规模太大或者内存不够造成的,不排除少数情况工具有bug造成内存泄露。解决办法:
1.  检查是否用的64bit操作
2.  化整为零,用hierarchy 的方法比较。
3.  增加内存,或者增加swap的大小
4.  如果是版本支持,采取distribute compare多用几个cpu做

good experience sharing !

如此好人,谢谢分享

大侠啊

thanks

谢谢分享!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top