• · 问个关于FPGA芯片电路设计的问题11-26
• · 如何将接收到的ASCII码转化为单精度浮点数（FPGA VHDL）11-26
• · 做SDRAM控制器的近来讨论一下11-26
• · 刚开始学习ISE的软件11-26
• · 请教DDR突发长度问题11-26
• · dc综合用的时钟是设计模块的时钟吗11-26
• · userlogic中例化模块11-26
• · 请教关于xilinx的dcm的问题11-26
• · 求教PT中get_timing_paths的问题11-26
• · AMBA AXI及WISHBONE的一些问题11-26
• · 哪里可以下载NC-verilog或者verilog-XL11-26
• · 关于硬件编程11-26
• · 自己独立设计一个Usb 内核可能吗11-26
• · 如何在FPGA上实现ARM cpu11-26
• · dc中有dc_shell_status这个变量吗？11-26
• · 求助dc中变量，list，还有字符串还有collection怎么区分啊11-26
• · 请教大家对FPGA的使用资源如何做评估11-26
• · 在综合的时候set_driving_cell 一般要考虑些什么呢？11-26
• · 各位大侠来讨论一个verilog的问题11-26
• · verilog编写的两个奇怪现象11-26
• · FPGA的RTL综合经验 讨论11-26
• · cycloneii.sldb與dw_foundation.sldb打架。11-26
• · 想学做无线通信接收机，大家推荐一块xilinx的开发板，多谢了11-26
• · FPGA器件选型研究zz11-26
• · Help！ VCS and NC-SIM11-26