如何将接收到的ASCII码转化为单精度浮点数（FPGA VHDL）

时间：10-02 整理：3721RD 点击：

我现在要在FPGA里进行一些运算，会用到浮点数。而通过串口接收到的数据是ASCII码表示的。
比如串口接收到的是12125.1963（X“31 32 31 32 35 2E 31 39 36 33”）：表示经度为121度25.1963分。
想要转为32位的单精度浮点表示（std_logic_vector(31 downto 0)）,这个浮点数是多少度，所以应该先将25.1963除以60，再加上121。
不知道问题说清楚了没。请大侠们指教！谢谢！

考虑到大家的精力有限，工作繁忙，故，只求思路。

在Modelsim上仿真通过了，但烧到板子上没得到预期结果，想请问大虾们，这是怎么回事呢?是因为用到浮点核的原因吗?

上一篇：做SDRAM控制器的近来讨论一下
下一篇：问个关于FPGA芯片电路设计的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类