微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在综合的时候set_driving_cell 一般要考虑些什么呢?

在综合的时候set_driving_cell 一般要考虑些什么呢?

时间:10-02 整理:3721RD 点击:
如题,在综合的时候set_driving_cell 一般要考虑些什么呢?是用作buffer的吧?比如用反相器,那信号不是就反了吗?

set_driving_cell :
是设置被综合模块前一级的驱动能力,
综合时,DC要考虑被综合模块前级和后级的情况,
这些环境需要designer来设置,以期综合出的电路接近该模块真实的工作环境,
呵呵,要多看看DC里对这些名称的物理意义哦!

谢谢楼上大哥了。的确是这样的。
我看见的一个综合script时用的一个反相器来作为驱动的,我就是搞不清楚我改用什么

借问:在设置driving cell时,是否应该将clock和一些high fan out的input ports与一般的input ports区别对待,设置不同的cell来模拟前级驱动?

一起学习了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top