• · 关于微处理器设计的问题11-26
• · Cosmos scopeWIN7安装经验11-26
• · hold time检查11-26
• · Xilinx(天津)技术研讨会11-26
• · 如何降低FPGA芯片的功耗？11-26
• · 电路延时11-26
• · 请教，FPGA输入时钟占空比影响整个时序的解决方法11-26
• · SOC encounter Power pad problem11-26
• · 问些简单的问题11-26
• · 如何在EDK中调用在ISE中生成的IP核？11-26
• · 求助，关于asic综合后的问题11-26
• · 动态电路功耗不好，原因分析求助帖11-26
• · TCL的作用11-26
• · DC综合如何看时序有没有收敛11-26
• · SmartFusion 集成 FPGA、ARM® Cortex™-M3处理器硬核可编程模拟资源11-26
• · 新手出道，提供一个很强的eda的ftp，很有用的！11-26
• · 请问hdlc帧与帧之间必须是整数个"7E"标志吗？11-26
• · 请教flash的烧写问题11-26
• · 请教linux下DC安装11-26
• · 请您解释一下altera lpm_fifo_dc0中 wrusedw和rdusedw信号的含义11-26
• · FPGA新星11-26
• · 现在搞数字逻辑方面的好找工作吗？11-26
• · 求教quartusII中怎样使用tcl/tk11-26
• · 使用CPLD的全局时钟资源11-26
• · 怎样调出Timequest时序分析工具的波形查看器啊！11-26