微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合如何看时序有没有收敛

DC综合如何看时序有没有收敛

时间:10-02 整理:3721RD 点击:
如题,请问使用synopsys的综合工具DC时,怎么看综合结果是否符合标准?以及修改方法。


slack.....

用report_timing命令,会报出相关路径,比如想报slave最大的,用report_timing -nworst,最下面是slace,如果为负,则需要通过上面的datapath和capture path查原因。

DC综合,主要是修setup violation,所以主要关注setup 相关路径的slack,保证为负且在一定的范围内或者为正。hold violation 放在P&R去修。

先在dc_shell-t 下man report_timing;里面有观察时序报告的相关指令。
还有一条是report_constraint -all_violators 察看所有违反时序约束的报告。

xue  xi  yi  xia

还是有点不明白

1. 如果是要从整体上去看synthesis的结果怎么样的话,就用:
report_constraint -nosplit -all_violators。
2. 如果要细节看path的timing,就用:report_timing。
在synthesis阶段,一般比较关注setup time,不能有violation,
hold time如果不大的话放到back-end去修。

学习了

学习!



    就看报告,有一个最坏情况的时序报告!
如果slack为正表示OK!

谢谢!此外,说声抱歉,把这帖子给忘了。



    "所以主要关注setup 相关路径的slack,保证为负且在一定的范围内或者为正。hold violation 放在P&R去修。"
     对上面这句话有点不解。正常工作时,slack应该恒为正吧。nan123chang 说反了吧。

学习了。谢谢大伙的回答!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top