微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,关于asic综合后的问题

求助,关于asic综合后的问题

时间:10-02 整理:3721RD 点击:
asic综合后 寄存器会综合成什么 大概占多少个门啊

寄存器还是寄存器,只是替换成厂家提供的寄存器的形式。这是由于综合时使用的是厂家提供的工艺库。
占多少门与你的设计有关。

楼上说的对啊 ,寄存器还是寄存器啊,一个寄存器就是一个门

如果说的是等效门就不是一个门了,一般是6到8个级别



    最终电路都是又逻辑门来构成的吧

二楼的正解。一般算等效门的时候一个1bit寄存器一般是6个门,一个反相器算2个门

最好其实都是很多的门来实现电路的啊

寄存器等效为6个门

学习了。



    那加法,multipex又是多少个门呢,哪有资料可以查么

呵呵,电路设计已好标准化了。

一个驱动能力最低的2输入NAND门为一个等效门
假设其面积为A
你的电路综合后面积为Ac
那么等效门数量就是Ac/A

学习了 谢谢

学习一下

一个1bit寄存器一般是6个门,一个反相器算2个门

一个1bit寄存器一般是6个门,一个反相器算2个门

同问,希望得到回复

如果说的是等效门就不是一个门了,一般是6到8个级别



    ram,  加法, 逻辑, 各都占几个门, 哪有资料可以查的么



    ram,  加法, 逻辑, 各都占几个门, 哪有资料可以查的么

special文件可以查的

学习中啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top