微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera中SOPC的一个问题

altera中SOPC的一个问题

时间:10-02 整理:3721RD 点击:
我在SOPC中设计了一个由Verilog编写的模块
模块中,我使用了如下语句
parameter Ele_True  = 8'b01010100;
但是编译仿真时,
Ele_True变成了一个9位二进制,最高位多了一个0
请问各位大侠,这是为什么?

Maybe you do that:
defparam a.Ele_True = 9'b123456789
in some where?

Maybe you do that:
defparam a.Ele_True = 9'b123456789
in some where?
我也遇到了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top