微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx全局时钟的问题?

xilinx全局时钟的问题?

时间:10-02 整理:3721RD 点击:
各位大虾,有没有不使用专用时钟引脚输入,而使用xilinx 全局fpga时钟布线,谢谢?

貌似没有办法

不是可以使用 bufg

在低速状态下没有问题,有一个参数,
在系统里面设置以后就不会报error了
只是报warning
但是从时序收敛的角度来讲,不建议这样,

当然可以,全局资源可以由普通逻辑资源驱动
不使用专用的时钟输入资源会增加你时钟的抖动,降低时钟的性能

会帮你自动把内部产生的信号接到全局时钟线上。
不过,好像以前旧版的ISE不行,12以上是可以的。

大家都很厉害,要学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top