微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个输出管教始终没有数据

一个输出管教始终没有数据

时间:10-02 整理:3721RD 点击:

  1. always @ (posedge clk_50m or negedge rst_n)

  2. if (!rst_n) begin

  3. cnt_f <= 5'b0_0000;

  4. f1_r1 <= 1'b0;

  5. f2_r1 <= 1'b1;

  6. cnt_readout <= 0;

  7. end

  8. else if (cnt_shift_int || cnt_high_int) begin

  9. f1_r1 <= 1'b1;

  10. f2_r1 <= 1'b0;

  11. cnt_f <= 5'b0_0000;

  12. end

  13. else if (cnt_f == 25) begin

  14. cnt_f <= 0;

  15. f1_r1 <= ~f1_r1;

  16. f2_r1 <= ~f2_r1;

  17. if(cnt_readout == 7600)

  18. cnt_readout <= 0;

  19. else cnt_readout <= cnt_readout + 1;

  20. end

  21. else cnt_f <= cnt_f + 1;


  22. assign readout <= cnt_readoutl;

复制代码



在modelsim 中间,readout始终是没有数据出现,出现红色,是代码为XXXXXX;
尝试过如下修改

1 单独书写readoutalways语句
2 减小readout的长度

但是都没有效果。
这可能是什么原因哈?

cnt_readoutl是什么?

assign readout <= cnt_readoutl;
多了一个l

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top