微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC关于功耗的报告是不是没有反映真实情况呀?实例贴出来了。

DC关于功耗的报告是不是没有反映真实情况呀?实例贴出来了。

时间:10-02 整理:3721RD 点击:

1.8V电压
       0.18工艺

逻辑门数:200门左右(不到200)

500mhz

主要功能:计数。

DC有关功耗的报告:


      Cell Internal Power=1.2957 mW(96%)
       Net Switching Power=49.7517 uW(4%)

Total Dynamic Power=1.3454 mW(100%)

Cell Leakage Power= 338.3830 nW

这个功耗值大到不能忍受,请问是不是DC中对功耗还有有关设置没有做到(比如说功耗单位),DC的报告反映出来的也不是真实情况?

哪位大侠帮忙分析分析,,急啊,研究了好久。谢谢了~

DC的功耗基本不准,它默认用toggle rate为1来算。
要稍微准一点,你可以做前仿,然后获得一个saif文件(真实的信号翻转率)
然后在DC读入文件和elaberate之后读入saif
再compile
得到的power能准一些

logic 部分的静态功耗相对是准的,你可以参考一下。


准些也和这个数值差不了多少,这么小的逻辑这么大功耗正常不?



    那动态功耗哩?



   动态功耗要看你的saif文件或波形文件了,与你的pattern coverage有关。

突然发现你的时钟频率是500MHz
对于0.18来说,这个时钟频率可是很大哦
功耗和时钟是平方关系

要想准确的验证你的动态功耗,你仿真产生saif文件的pattern的覆盖率一定要非常的高,才能比较准确的!你的频率真的也太快了!

powermill



    saif文件怎么获取啊?麻烦了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top