请教分层综合后顶层formality不过的原因

在底层综合时加入了clk gating和scan，顶层综合实际上只是将所有的模块串起来，但是我综合的时候还是加入了clk gating ，
现在遇见的问题就是底层的formality能过，但是顶层的却过不了，报出来的问题是底层的一些DFF不匹配
请高手指教！

综合顶层时未set_dont_touch底层，优化掉了寄存器。你要有svf，或者user match

顶层在综合时是加了dont_touch的，formality时也是加了底层跟顶层的svf的，但还是过不了！

dc和formality版本要一致。尤其dc版本不能比formality版本高。

    版本是没问题的，如果版本有问题那么底层的formality也不会通过的！

你需要找一下submodule register unmatch的原因：到底是这些register没有了，还是有但是没有match上。如果是前者很可能是dont_touch的原因，如果是后者可能是svf没有正确载入。
你做submodule的formality时，仅仅是单独验证各submodule综合后的netlist。在综合顶层对整体进行优化，submodule会有一些变化，比如一些submodule的端口会消失等。这些都会导致对顶层做formality时底层出现问题。