微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > sdram每个bank的行列数目是否可变

sdram每个bank的行列数目是否可变

时间:10-02 整理:3721RD 点击:
我所用的sdram是HY57V641620E(L/S)T(P),共8MB,其构成是4Banks*1Mbits*16bits,对应的是每个bank有4096行512列吗?如果我想
存储的数据是8bit,那每个bank的行列数目是多少?仍然是跟存16bit数据一样的行列数目吗?

对的,我记得是不可变的。


奥,那 16bit的sdram能否用来存储8bit的数据?如果要存储8bit的数据必须要拼接成16bit的吗,还是说8bit数据可以直接存储?

当然可以直接存储,不外乎就是高8比特一直为0,没有充分利用空间而已.


你看看datasheet,如果你只想存储16bit中的8bit,考虑用一下qdm信号,把无关的信号mask掉。不过这样会降低总线速率,因为用qdm信号的话,timming会变差。

空间正好浪费了一半。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top