微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > debussy 仿真:怎么才能支持2001版Verilog

debussy 仿真:怎么才能支持2001版Verilog

时间:10-02 整理:3721RD 点击:

刚开始使用Debussy,加载了一个工程文件中的.v文件,然后显示有错误,看了Debussylog后大致说是只有支持2001版选项,才能使用2001版里的"<<<"和"a[0][2]"等.。
大虾们多多指教,小弟谢过了

PS:如大虾们所述,问题已解决
   谢谢各位

-2001

这个我今天用了,要用命令行完成
debussy -2001 + run.f
就可以了

debussy -f run.f -2001

怎么才能赚信元?

编译时加参数-2001

加个环境变量,名字不记得了,在help文件里搜搜2001,可以找到那个变量名



    对的!
命令行加一个-2001
gui下有一个verilog/verilog2001/systemverilog/systemc的选项!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top