微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 關於verilog的for用法

關於verilog的for用法

时间:10-02 整理:3721RD 点击:

之前看了一個程式  
always@(Bin) begin
for (i=0;i<7;i=i+1)
Gry[ i]=Bin[ i]^Bin[i+1];
Gry[ i]=Bin[ i];
end
由於for迴圈只實行到他下一行,那在i=7的時候  他會自動實行Gry=Bin嗎  
我的問題是  這一行  是否包含在for迴圈裡呢

这个跟定会抱错的,你仿真以下就知道了



    错的!
应该在for后面再加一级begin。end!

现在DC工具对for支持的很好啊!
综合出来比较小!

你可以综合一下试一试!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top