微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 综合后仿真的问题

综合后仿真的问题

时间:10-02 整理:3721RD 点击:
综合后生成的sdf文件和门级网表用于后仿真,在仿真的时候会提示反标的错误,以至于后仿真无法正常进行。
可是这两个文件都是有DC自己生成的,怎么有些标注找不到呢?
初步怀疑是name_style的问题
执行以下命令后:change_names -rule verilog -hierarchy,依然反标有问题。
求解答,谢谢了

没有指明仿真软件,有些软件是就各种工具的集合,配合上去是有点小问题.

可以咨询一下仿真软件的技术支持 应该不是大问题

dc 综合的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top