• · 关于TetraMAX的测试覆盖率的问题11-26
• · PROM配置FPGA时一直出问题，纠结！11-26
• · 关于多位的数据选择器11-26
• · 关于XLINIX FPGA时钟源11-26
• · 请问在ISE 10.1里面怎么进行时序仿真？11-26
• · nc-verilog仿真quartus lib问题：ncelab: *F,CUATOP11-26
• · 北方，有没有比较适合做IC行业的人安家的城市11-26
• · 状态机 输出 影响 转移状态11-26
• · E语言学习困惑11-26
• · 菜鸟请教 数字电路异或门相位问题11-26
• · 如何实现对长时间的复位低电平下对CLK进行计数11-26
• · 请教TMS320C6455 的rapidIO如果用作板间连接如何选择连接器？11-26
• · 那位大虾了解credit-based flow control（两个时钟控制的加减计数器）11-26
• · design vision怎么查看一个verilog综合电路所用的资源11-26
• · modesim和NC verilog11-26
• · quartus8.1用俊龙破解之后，megacore里哪些ip是可以用的，现在只发现PLL能用11-26
• · 寄存器与SRAM11-26
• · 请推荐Xilinx FPGA 开发板11-26
• · D触发器11-26
• · linux菜鸟进来看。历时n天终于装好了dc 200809。高手莫笑11-26
• · 国内IC设计，哪个城市最成熟？11-26
• · 谁做过和8051单片机兼容的8位MCU core吗？代码写起来复杂吗？11-26
• · 如何在altera FPGA上跑240MHZ的系统11-26
• · 想把自己的一个模块设计为一个IP核，应该用什么工具进行封装、打包？11-26
• · 什么工具能综合出*.edf或edif还有怎么综合11-26