• · 请教门级仿真和后仿真的问题11-26
• · 请教fpga控制iic器件，但是硬件上没有iic总线上拉，该怎么办啊？11-26
• · QuartusII 软件编译问题，高手们进来看看吧！11-26
• · isplever classic使用遇到的问题11-26
• · ise9.1安装11-26
• · 速率转换问题11-26
• · 有没有人用FPGA实现过SATA协议？11-26
• · Intel 公司设计处理器用的是什么EDA工具？11-26
• · sum of minterm是什么意思？11-26
• · dc综合时为什么需要将clock和复位信号的drive设为0呢？11-26
• · Modelsim 6.6C 添加库-真别扭！11-26
• · verilog输入11-26
• · 请教一个关于verilog delay的问题11-26
• · 关于synopsys的破解11-26
• · 有关CRC的FPGA实现的问题11-26
• · ASIC设计怎么能够绕过FPGA阶段讨论11-26
• · ASIC做到300万门是个什么水平11-26
• · 请教：VHDL库的问题！11-26
• · 有谁在modelsim上仿真过fft的ip core啊11-26
• · 关于求职问题11-26
• · 请问关于FPGA锁相环开关对电源的影响11-26
• · 英文看不懂了11-26
• · 求Synopsys的PCI的DesignWare11-26
• · fpga 与 asic11-26
• · fpga测内核请教11-26