• · verilog strength11-26
• · xilinx仿真11-26
• · 请教grep命令的问题11-26
• · FPGA有必要做时序约束吗？11-26
• · 请教：关于DC综合的问题11-26
• · 布局布线时候还可能优化掉一些逻辑么11-26
• · cyclone iii 多路浮点乘加的时序问题11-26
• · verilog中for语句有关的问题11-26
• · 请问大家，modelsim中此数据流图作何解？11-26
• · 请教高手： C 中 区别两种不等号 ！= 和 ~11-26
• · 有关synplify综合的问题11-26
• · 请问大家virtuoso@schematic CDL导出的netlist怎样能转换成门级网表？11-26
• · 求推荐千兆以太网PHY芯片11-26
• · WCFG file11-26
• · 求问 latency 与 timing的区别11-26
• · 寻：调用除法器的IP核的verilog例子11-26
• · 请教用脚本处理文本的问题11-26
• · 时钟边沿采样11-26
• · 如何用Modelsim观察源代码中的中间寄存器信号11-26
• · 急求：ubuntu 下 DC 2008安装开始出不来图形界面。11-26
• · verilog 计数器 11-26
• · 怎样用异步清零端的D触发器实现同步清零端的D触发器11-26
• · D触发器问题请教11-26
• · 请教 VERILOG 并串转换程序问题11-26
• · 大家知道哪里可以下载 Xilinx 官方技术资料的中文版啊？11-26