xilinx仿真
时间：10-02
整理：3721RD
点击：
已经写好了模块的verilog程序，现在要进行行为仿真，Isim就直接出波形了，而且输入波形不能编辑，怎么样才能对输入波形进行编辑?
用modelsim仿真
找到输入波形对应的文件
找到之后呢?修改?还有，我看别人都使用ise自带的isim就仿真了，都没有用modelsim。
肯定是修改 输入波形激励文件啦
使用synoposys 公司的verdi 和 vcs 进行联合仿真，不仅可以得出波形图而且可以相应的得出电路图
仿真中间如果得出的波形不正确，可以修改相应的code 以及输入相应的激励（你所说的波形对应的文件）
哦，已经解决了。谢谢！