微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog strength

verilog strength

时间:10-02 整理:3721RD 点击:
看isim user guide里面看到这一句:“Verilog strength is ignored”,这里面verilog strength是什么意思?

strength 在verilog里应该是指信号强度吧。
网线类型的变量都有个驱动强度。

信号强度。比如同样对“1”,考虑强度后就有supply1、strong1、weak1、pull1等区别。

上一篇:xilinx仿真
下一篇:FPGA实现MII接口

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top