verilog中for语句有关的问题

应该可以这样吧，没有什么不好啊

要能合成的 for loop
相當於平行運算的展開
要在always外 使用平行運算 那就用assign 多寫幾次吧

呵呵，看看

按照硬件描述来做，最好使用计数器去实现循环，这样便于理解最后生成的电路结构，如果直接使用for语句，比较抽象，不过也不是不能用的。并行的for语句是有的，不过我一时想不起来了，查查资料吧。

学习下

for不能写在always外面

不建议可综合语言中使用for循环。

for语句来实现循环只能精简代码，建议尽量少使用for语句

一般写testbench常用。在RTL级需要自己设计一个计数和比较电路。不过用for可以有选择地生成一些重复逻辑，你可以搜搜for generate的用法。