cyclone iii 多路浮点乘加的时序问题

时间：10-02 整理：3721RD 点击：

模块功能：加法模块6个时钟完成，乘法模块3个时钟完成。50个乘法模块同时乘，然后将结果累加。
时钟与约束：状态机提供每一步的时钟使能，每一步执行与时钟同步。整个设计只有一个时钟，只约束了fmax。
现在的问题：功能仿真与快时间仿真都正确，但timing仿真总会有错。
请有经验的大侠给个建议，非常急~多谢！

你这个什么意思
加法模块留个时钟走完什么意思，乘法模块三个时钟走完，和50个乘法模块同时相乘什么意思?
如果你这timing仿真不能正确而功能仿真正确，你就应该把你的乘法模块相应的做一下变化，可以再次拆分，多走一个clock,以满足timing

上一篇：verilog中for语句有关的问题
下一篇：布局布线时候还可能优化掉一些逻辑么

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类