• · 求问 unit distance pattern啥意思？11-26
• · 关于DC综合，和大家讨论一下11-26
• · 如何消除输出由于不同位0,1跳变带来的中间值？11-26
• · 逻辑分析仪求助11-26
• · 求问如何把时序图与fsm状态机什么的结合起来？11-26
• · 关于Verilog语言的请教11-26
• · 怎样把altera fpga里面的配置数据读出来哈11-26
• · 如何用C做硬件描述11-26
• · 在FPGA上跑微处理器遇到的问题11-26
• · 大家在xilinx中如何实现串并转换的 ？11-26
• · ！setup time constraint的值有什么意义,用来约束什么呢11-26
• · 基于FPGA的千兆网11-26
• · asic， soc的区别以及fpga与asic的性能分析11-26
• · modelsim 中文显示问题11-26
• · xilinx的DCM使用疑问？11-26
• · clock uncertainty 设置为多少？11-26
• · 异步fifo的深度，如何确定？11-26
• · library compiler 问题咨询11-26
• · 大家好，请问有人对alteraFPGA内部资源消耗有研究的吗？关于消耗的资源问题11-26
• · 如何使用dcm并添加约束？11-26
• · Urgent！Tanner EDA 14.11 working examples11-26
• · 使用xilinx xilkernel系统生成web server问题11-26
• · 自己一直无法理解赋值延时，请教一下各位。11-26
• · 谁有能力用FPGA做MPEG2编码来合作。11-26
• · FPGA中截位11-26