微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > !setup time constraint的值有什么意义,用来约束什么呢

!setup time constraint的值有什么意义,用来约束什么呢

时间:10-02 整理:3721RD 点击:
我是初学者,对setup time constraint的意义不是很理解,不知道它的值用来约束什么的,还有它跟quatus里面说得clock setup slack有什么关系吗,谢谢!

没有用过quatus,不过这个是用来设定,在触发器的时钟触发边沿到来前,数据需要稳定的最小时间。

这种一般器件资料都有详细介绍

If it's not meet, your DFF will oscilator, unknow state or sample wrong data.

sample  window issue

、。
建议你看看相关的timing基础资料。

QUARTUS II中的help都有!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top