• · 菜鸟求助fpga的一个配置问题11-26
• · verilog中的warning11-26
• · 请教一下这个verilogHDL编的程序错误怎么改11-26
• · 关于延迟11-26
• · 有关做FPGA和ASIC设计代码风格的讨论，欢迎各位来谈谈自己的看法。11-26
• · 使用Verilog实现I2C时在仿真上遇到的困难，请各位赐教11-26
• · 求关于乘法器的思路11-26
• · ISE11.1new source wizard里没有IP generator和testbench11-26
• · 求教 关于双口ram的数据缓存11-26
• · 郁闷ing,我在linux里装的VCS VA2008.09不能用11-26
• · 各位大侠，帮忙看一段代码,谢谢11-26
• · 为什么我找不到LUT级的文件？11-26
• · Xilinx ISE综合稳定性怎么样？11-26
• · 现代的SDRAM仿真模型11-26
• · 为什么tco都7ns了，综合结果显示时钟还可以跑到200多M？11-26
• · 问个modelsim inout 的问题11-26
• · 发个调查，大家用FPGA做什么方面11-26
• · 请问set_dft_signal中的existing_dft和spec有什么区别11-26
• · fsdb叠加11-26
• · 锁相环能时序仿真吗？11-26
• · 8051 data polling问题请教11-26
• · SRAM工作电压范围11-26
• · design compiler如何安装？11-26
• · 现在的XILINX综合工具能不能对library中所使用的门种类进行限制？11-26
• · 怎样打开TetraMAX~~11-26