• · 关于英文版软件不能正确显示中文的个人看法11-26
• · 通过FPGA实现算法11-26
• · 关于服务器采购11-26
• · 请教fpga里关于fft的ip核的问题11-26
• · DC中的约束和reports formality过程如何产生详细的报告11-26
• · 有人在xilinx上跑过PR1200吗？11-26
• · designware生成的加密verilog不能编译，显示unresolved module。11-26
• · 求助！ncsim中使用dump fsdb出错11-26
• · 有人有Quatus 的 FFT的license吗？11-26
• · quartus调用modelsim仿真出现下列错误11-26
• · 5年IC验证经历如何发展，希望能与大家交流11-26
• · 高级求助，急急急！11-26
• · pspice仿真，急！求指导！11-26
• · 关于FIFO的问题11-26
• · altera提供的example:signaltapII used in sopc builder system11-26
• · 如何对比两个相同目的程序的效率11-26
• · FGPA 有关储存图像的问题。 求助各位大神。11-26
• · 为什么我的敏感列表不全，但是仿真的时候确实正确的呢？11-26
• · 求ISE warning的解决方案、、11-26
• · 请问Quartus II 是否支持文本的testbanch11-26
• · 求助关于大学生VHDL毕业设计11-26
• · hspice中的.lib問題11-26
• · 请高人指点 Verilog 数字时钟的键盘调时11-26
• · 嵌套状态机如何用三段式书写11-26
• · how to directly output .lib file from NanoTime11-26