• · 求助各位大侠Xilinx FIFO Generator如何配置？11-26
• · nios II 移植uc/os碰到的问题，急需解决11-26
• · 请问有人做过数字PWM的simulink算法验证吗11-26
• · 总线位数与SDRAM位数不匹配怎么办啊？11-26
• · 等高手解惑VHDL library和verilog预编译的区别11-26
• · ISE综合后仿真的问题11-26
• · 求助关于状态机的一个问题。11-26
• · 各位大侠，怎么用Verilog设计串并转换电路啊11-26
• · 要学SOC，需要什么平台？11-26
• · 哪位朋友知道在catapult SL中调用Modelsim6.5SE失败的原因？11-26
• · 元器件建模11-26
• · FPGA方向选择11-26
• · 最大时钟频率是否跟Hold time有关11-26
• · 10万火急！ISE综合后的仿真！11-26
• · ise和edk怎么相互调用？11-26
• · Verilog-a 是干嘛用的？11-26
• · 问问Direct-Form Polyphase FIR滤波器的问题11-26
• · modelsim仿真碰到奇怪的问题，有哪位大侠给解释一下。谢谢11-26
• · 急寻答案 ASK解调的verilog设计11-26
• · 讨论LEON311-26
• · 还有这样的verilog语句11-26
• · 安装dc的时候为什么linux包安不了？11-26
• · VHDL 是否支持条件编译11-26
• · 请问如何用一片EPCS配置两片cyclone的FPGA？11-26
• · 求助：有哪位大虾做过Dinigroup的FPGA板子开发吗？11-26