• · 请推荐，如何成为电路设计电子工程师？11-26
• · altera自带的IP核，能查看它的源代码吗？11-26
• · 用了一个下午的时间，将整个论坛浏览一遍的收获11-26
• · 国内纯做技术的薪水上限是多少？11-26
• · 请问工艺库11-26
• · 初学systemC一个问题11-26
• · 版上的TSMC工藝庫文件, 都跑不動？11-26
• · 用tanner做仿真出现的问题 大家帮忙看看11-26
• · 求助亚稳态问题11-26
• · 用modelsim看波形的问题？11-26
• · 求助，ultraedit使用问题，多谢11-26
• · Altera的 FPGA用 PCI IP Core 的使用经验11-26
• · xilinx和altera区别，哪个更好！11-26
• · AD9852作为时钟源11-26
• · 求助：SSPCLKDIV信号是经过两次分频还是一次分频之后的信号？11-26
• · verilog里如何实现复数的乘法？11-26
• · 归零码的问题！11-26
• · 请问用quartus 生成LPM_DIVIDE时真么看这个除法器的波形文件啊11-26
• · 如果用synplify综合，用ise p&A后时序不满足？11-26
• · 求助！用ncverilog进行仿真，到250ns就中止了？11-26
• · 求教一个除法精度的问题11-26
• · 数字逻辑11-26
• · ncverilog erro 求高手解答~~11-26
• · 功耗评估问题？11-26
• · Modelsim仿真成功后，实际上板调试还会遇到多少问题？11-26