微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,ultraedit使用问题,多谢

求助,ultraedit使用问题,多谢

时间:10-02 整理:3721RD 点击:
我用ultraedit编辑好verilog代码,导入到modelsim中出现乱码。提示:unexpected non-printable character oxc7...
而且我拷贝ultraedit中的代码到记事本中,发现是空的。估计是ultraedit出了问题,请帮忙,非常感谢!

检查一下你Ultraedit的配置,也许编码什么的配置错了吧。

谢谢你,我在之前另一台电脑中安装ultraedit,直接就可以用了,没出现上述问题,设置都是一样的,所以只好去重装系统了

重新安装

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top