微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog里如何实现复数的乘法?

verilog里如何实现复数的乘法?

时间:10-02 整理:3721RD 点击:
我最近刚开始接触verilog语言
想请教各位高手:
verilog里怎样实现复数相乘,就是一个类似复乘器的东西
谢谢!

1. 看一下synopsys designware有没有现成的复数乘法单元。
2. 完全展开后,用乘法器和加法器实现。

一个复数,相当两个实数,展开相乘,一家之言。

我只会加法的,乘法的还不会恩



    谢谢回答
我用的是Quartus
在tools-->Mega wizard里有complex multiplier

是乘加的过程,展开后就知道了,注意的有两点(1)是否是符号数,如果是要进行符号扩展。(2)注意位宽,乘法和加法。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top