数字逻辑
如图所示的上下两波形：波形A 产生高电平时，波形B 产生低电平，并且波形A 高电平的脉宽要比波形B此时低电平的脉宽大。
现在当出现这样的上下波形时，输出为0；
当波形A 和波形B 都为高电平时，输出为1， 请问这样的数字逻辑如何设计啊！
脉冲
没有看太明白，是不是A和B直接相与就可以了。
呵呵，楼上貌似正解。
相与怎么可以呢?
相与时上下两个波形都有高的情况出现啊
上下都为高，相与的结果不就是1，这不就是你想要的?
不是的，只要有脉冲形式，即便出现同时为1的情况,那就为0，并且脉冲波形是图形所示的形式.
而只有都一直同时为高时，才会输出1的
再求帮忙啊
描述的还不够清楚，我看了几遍没有看懂
是这样的，你有没有发现下面的波形好像是上面波形经过delay产生的啊，并且上面波形的占空比要>0.5的，即高电平的宽度要大于低电平的宽度的。
就是说产生这样的两种波形时，将这两种波形经过“与非门”“或非门”或其他等等的数字逻辑单元时，会产生0电平呢?
上面是一种情况，并且这两种波形也有同时为一直高电平的情况，当出现这种情况时，经过同样的“与非门”“或非门”或其他等等的数字逻辑单元时，会产生1电平呢?
这个“与非门”“或非门”或其他等等的数字逻辑单元就是现在要设计的结构
看你图中有同时为1的情况，只不过时间比较短，输出还是0，对吧?那么同时为都为1且持续时间很长时，又要输出为1。 显然不是简单的组合逻辑可以实现的，估计只能用积分器、电荷泵之类的模型了。不知道我的理解对不对?
小编，你可以研究一下“归零码”，分别把A和B都编码成“归零码”，然后再“或非”。这种编码方式或许能够满足你的要求。这是我的思路，你思考看看。
小编看是不是可以这样做：
1.先将两个信号相与，得到一个信号，如果是题中所示波形，出来应该还是一个方波。
2.对这个信号经过一个N位“1”的序列检测器。
3.序列检测器输出结果应该可以判断出来。
个人想法，不知道对不对
呵呵，谢谢大家！
已经知道怎么做了
感觉像一个上升沿触发的单稳
小编，最后你的解决办法是什么呀，说说看，也让大家开开眼界啊
就是与门啊，但是与门下面的nmos叠加管取成倒比管形式，上面的pmos并联管w/l取成较大，这样当同时为1的时候，需要一段时间才能充电上去，所以在一小段同时为1的时间内，nmos管是充电充不上去的。
谢谢大家的帮忙！
小编这样的方法真的靠谱吗?有仔细计算过setup time 和hold time吗?
lz, just xor them ?
outpu = a ^ b;
lz的问题很误导人，你明明问“这样的数字逻辑怎么设计”，最后你给的答案却是改变后端管子的参数来做的
谢谢你的帮忙，我也感觉有点不靠谱。
我跑了一下所有的corner，发现交叠时间差不多为0.25nS, 用这种方法仿真出来的结果还行，但不知有没有更好一点的办法?
这样好像不行的啊