微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教一个除法精度的问题

求教一个除法精度的问题

时间:10-02 整理:3721RD 点击:
有一个公式:(A*B)/C;截断除法.
为了实现硬件的统一结构,我需要把公式变成A*(B/C).
但这样就会带来精度误差,
举例说明:(7*3)/2=10;7*(3/2)=7;
请教高手门,有没有什么方法来避免或者改善这种状况呢?

(7*3)/2=10;7*(3/2)=7;
我觉得可以这样:
因为我们用(7*3)/2=10;
a = 3/2;
b = 3%2;
(7*3)/2 = 7*a+7*b/2

等待高手

这个与你的定点有关。
为了提高精度,可以用多bit来表示除法的结果
比如用两位表示整数,6位表示小数部分,具体位宽根据你的设计而定
可以看看如何定点的相关资料

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top