• · verilog中的截位问题11-26
• · 如何把连续的0或者1变成0和1交替11-26
• · 大家在windows环境中一般都用什么编辑器编辑verilong？11-26
• · 求助：arm丢失中断问题11-26
• · Altrea DDR2 IP初始化不过11-26
• · 求在FPGA上使用IO口的verilog代码11-26
• · primepower的功耗信息库11-26
• · 求quartus9.1可以用的license(论坛上的我都试过了，不行)11-26
• · Help on Spartan6 FPGA IO Standard Constrain11-26
• · DC软件的使用问题？11-26
• · 关于时序约束和时序仿真的问题，大侠们进11-26
• · 求助：三段式状态机怎样实现嵌套11-26
• · how to use cell and cell's pins in IO library？11-26
• · VHDL的FUNCTION中参数定义整数是不是要定义范围啊？11-26
• · 为什么在quartus ii中没错在modelsim中却提示：Unknown identifier std_logic_vecter11-26
• · 新人求助！傻傻的ad转换控制程序11-26
• · 通信大2学生，刚入门FPGA，VHDL与Verilog哪个好？求教各位DX。11-26
• · NIOS 无法下载，求助各位希望以前遇到过的能帮帮忙，谢谢11-26
• · synplify怎样加ise的库？11-26
• · SystemC SystemVerilog 与modelsim11-26
• · 新手上路需要PLL的书籍11-26
• · 跑表的问题11-26
• · ASIC，FPGA，SOC哪个比较有前途啊11-26
• · 请教关于DMA的问题11-26
• · Debussy如何设置状态机显示11-26