通信大2学生，刚入门FPGA，VHDL与Verilog哪个好？求教各位DX。

通信大2学生，刚入门FPGA，求教各位DX。VHDL与Verilog哪个好?现在哪个用得比较广，学习这门语言都有哪些书比较适合入门级的学生/麻烦各位DX介绍几本比较好的fpga和verilog的书！

    语言没有好与不好之分，相比来说verilog用的多一些。学FPGA不只是学点语言，要学的有很多，比如器件，工具，时序，通用接口，协议，找本书看看，找个小项目做做，单独看verilog没有什么意思。

老师教的好。

2楼正解，建议Verilog，很多时候网表也是该格式。找一本设计的书即可，语法不用搞的太细，关键在电路设计和协议实现，毕竟HDL叫描述语言而不是编程语言。设计中前端综合工具、仿真工具以及实现工具都要掌握。

应该两个语言都要掌握吧，反正又不是特别复杂！

verilog吧

Verilog of course.
Because VerilogHDL is not only good for design but also also good for verification.
If you use VHDL to design the chip, you probably still need to learn Verilog to wrtie testbench.
Then you need to spend more time in learning language. This does not make sense.

你看看多数公司招聘要求就知道了。

当然是Verilog了

我们单位用Verilog的比较多！

verilog

verilog
system verilog
建议学习verilog

VERILOG+1

   

   

   

   

   

   

VHDL好些，我大三

verilog

我学的是Verilog，觉得不错

应该是看各个公司，我们上的是Verilog 很像C语言，好学些，听说台湾和北美用VHDL的多，大陆用Verilog的多。