微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:三段式状态机怎样实现嵌套

求助:三段式状态机怎样实现嵌套

时间:10-02 整理:3721RD 点击:
大家好: 三段式状态机是被人们推荐的状态机的写法,我接触这方面时间很短,想知道怎么可是用三段式实现状态机的嵌套,不知哪位大侠可以帮助下,小妹不胜感激,O(∩_∩)O谢谢



    随便找本书,都有的介绍。
我也是初学

你好,不过我看的书上好多不是用三段式写的,是一段式,在工程中三段式不是推荐的写法吗?因为想做工程,希望你给推荐一下,谢谢

支持!小编!

xiexie

状态机的嵌套?很多书都分析了各种状态机编写风格,你找一本书看看比较好。比如说吴继华的 设计与验证verilog HDL

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top