微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL的FUNCTION中参数定义整数是不是要定义范围啊?

VHDL的FUNCTION中参数定义整数是不是要定义范围啊?

时间:10-02 整理:3721RD 点击:
我谢了一个函数开始的时候就是没函数的参数部分定义一个整数参数的范围,编译倒是没错仿真时就错了。
错误:Fatal: (vsim-3709) Signal formal "xin" bounds -2147483648 to 2147483647 (null range) are not identical to actual bounds 0 to 1.
#    Time: 0 ns  Iteration: 0  Process: /test/line__50 File: C:/Documents and Settings/liubing/My Documents/test.vhd
# Fatal error in Architecture test at C:/Documents and Settings/liubing/My Documents/test.vhd line 50
但是我看书上说的函数的参数不能不能定义范围啊?!

在modelsim 6.5 SE中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top