微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家在windows环境中一般都用什么编辑器编辑verilong?

大家在windows环境中一般都用什么编辑器编辑verilong?

时间:10-02 整理:3721RD 点击:
大家在windows环境中一般都用什么编辑器编辑verilog或者VHDL?  quartus II 和 ISE 自带的编辑器功能都不是很好用

ue~

editplus

gvim ....

ultraedit

gvim
uedit

ultraedit

我现在准备用ultraedit编辑verilog,在wordfile中加入了如下代码,想得到自动缩进和代码折叠功能,但是现在不知道什么原因不能得到自己想要的功能,不能折叠也不能缩进,还请高人指点,不甚感激!
/L14"verilog" Line Comment = // Block Comment On = /* Block Comment Off = */ String Chars = " File Extensions = V VMD
/Delimiters = ~!@%^&*()-+=|\/{}[]:;"<> ,        .?
/Function String = "%[a-z0-9]+[ ^t]+[a-z_0-9]+[ ^t]+("
/Indent Strings = "begin""case""fork" "if" "else"
/Unindent Strings = "end""endcase""join" "else"
/Open Fold Strings = "begin""case"
/Close Fold Strings = "end""endcase"
/C1

你下载一个支持verilog的UE包吧,

gvim啊

ultraedit
Gvim

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top