求在FPGA上使用IO口的verilog代码
时间：10-02
整理：3721RD
点击：
就是写一个verilog代码，要求能使用到Vertex4里面的IO口，望各位大虾能指点一二。
这个...没用过。
看看v4的datasheet，直接例化IOB就可以了。
这位大虾能否具体给一个例化的代码?不胜感激。
直接描述，有什么难的了?
是指使用iob上寄存器吗?map选项里可以指定的
直接在ISE上应该有类似于quartus的pin_assignment图形化功能吧。实在不行的话，可以去参照Vertex4的ug上的IO定义来写就行了！