求助亚稳态问题

时间：10-02 整理：3721RD 点击：

请问组合逻辑电路中，复位产生的亚稳态有什么好的解决办法吗?在版图上有什么需要注意的地方不?谢谢大家啦！

我的印象中，同步复位应该可以避免这个问题。或者将复位信号在模块接入点加一级或者两级flop做同步。
另外，在版图上应该是要保证复位树的平衡性，复位信号到达寄存器的时间基本保持一致。
不知各位有何高见。