• · 行波（ripple）时钟的处理11-26
• · 请教大家fft硬件实现问题！11-26
• · 完整case情况下的default该怎么写？11-26
• · verilog2001版本的signe 关键字modelsim识别吗？11-26
• · 本科自动化&电子类转研究生微电子ASIC设计需要补哪些知识？11-26
• · 总线的协议11-26
• · 请问DC综合时输入输出的延时和驱动强度是怎么确定的11-26
• · fedora 14能装的EDA？11-26
• · 求教：多个信号对一个计数器置零的问题。（VHDL）11-26
• · 有没有遇到这样的情况？11-26
• · 请教 带绝对值的乘法11-26
• · 困扰已久的问题：DDR/DDR2能否降频使用？11-26
• · 关于用VHDL设置一段波中有2个以上的占空比的问题！11-26
• · 关于数字钟调节模块的小问题11-26
• · 以下代码能否实现比较大小，并且乘4096的功能。谢谢11-26
• · 一个基础电路问题11-26
• · 请问有没有人知道如何关掉Incremental Compilation11-26
• · 关于异步FIFO深度的问题11-26
• · 调用ROM出错11-26
• · SystemC11-26
• · 关于一个异步电路的问题11-26
• · vhdl自定义库11-26
• · 求助：SPI产生的中断信号怎么处理11-26
• · 3D-Network On Chip 有人现在有这方面的经验阿11-26
• · 询问关于NCLAUNCH的问题11-26